直接型 ADC

模拟数字转换器(ADC)将模拟信号转换为数字信号。数字信号用二进制代码表示，二进制代码是位 0 和 1 的组合。

ADC 的框图如下图所示 −

请注意，在上图中，模拟数字转换器(ADC)由单个模拟输入和多个二进制输出组成。一般来说，ADC 的二进制输出数量是 2 的幂。

ADC 有两种类型：直接型 ADC 和间接型 ADC。本章详细讨论了直接型 ADC。

如果 ADC 利用内部生成的等效数字(二进制)代码与模拟输入进行比较，直接进行模拟到数字的转换，则称为直接型 ADC。

以下是直接型 ADC 的示例 −

本节详细讨论了这些直接型 ADC。

计数器型 ADC

计数器型 ADC 通过在内部使用计数器操作产生数字输出，该数字输出近似等于模拟输入。

计数器型 ADC 的框图如下图所示 −

计数器型 ADC 主要由 5 个模块组成：时钟信号发生器、计数器、DAC、比较器和控制逻辑。

计数器型 ADC 的工作原理如下 −

当控制逻辑收到启动命令信号时，它会重置计数器并启用时钟信号发生器，以便将时钟脉冲发送到计数器。
计数器每经过一个时钟脉冲就会加一，其值将采用二进制(数字)格式。计数器的此输出用作 DAC 的输入。
DAC 将接收到的二进制(数字)输入(即计数器的输出)转换为模拟输出。比较器将此模拟值 $V_{a}$ 与外部模拟输入值 $V_{i}$ 进行比较。
只要 𝑉𝑖 大于，比较器的输出将为 '1'。只要控制逻辑从比较器的输出接收到'1'，上述两个步骤中提到的操作将继续。
当 $V_{i}$ 小于或等于 $V_{a}$ 时，比较器的输出将为 '0'。因此，控制逻辑从比较器的输出接收'0'。然后，控制逻辑禁用时钟信号发生器，使其不向计数器发送任何时钟脉冲。
此时，计数器的输出将显示为数字输出。它几乎相当于相应的外部模拟输入值$V_{i}$。

逐次逼近型ADC通过内部采用逐次逼近技术，产生一个与模拟输入近似相等的数字输出。

逐次逼近型ADC的框图如下图所示

逐次逼近型ADC主要由5个块组成−时钟信号发生器、逐次逼近寄存器 (SAR)、DAC、比较器和控制逻辑。

逐次逼近 ADC 的工作原理如下 −

当数字输出几乎等于相应的外部模拟输入值$V_{i}$时，数字输出有效。

闪存型ADC可以立即为相应的模拟输入产生等效的数字输出。因此，闪存型 ADC 是速度最快的 ADC。

下图显示了 3 位闪存型 ADC 的电路图 −

3 位闪存型 ADC 由一个分压器网络、7 个比较器和一个优先级编码器组成。

3 位闪存型 ADC 的工作原理如下。

分压器网络包含 8 个相等电阻。相对于地，在整个网络上施加参考电压 $V_{R}$。每个电阻从底部到顶部相对于地面的电压降将是$\frac{V_{R}}{8}$的整数倍(从 1 到 8)。
外部输入电压 $V_{i}$ 施加到所有比较器的非反相端。每个电阻从底部到顶部相对于地面的电压降从底部到顶部施加到比较器的反相端。
同时，所有比较器将外部输入电压与各自另一个输入端的电压降进行比较。这意味着，比较操作由每个比较器并行进行。
只要 $V_{i}$ 大于各自另一个输入端的电压降，比较器的输出将为"1"。类似地，当 $V_{i}$ 小于或等于相应另一个输入端的电压降时，比较器的输出将为"0"。
比较器的所有输出都作为优先级编码器的输入连接。该优先级编码器产生一个二进制代码(数字输出)，对应于具有"1"的高优先级输入。
因此，优先级编码器的输出只不过是外部模拟输入电压 $V_{i}$ 的二进制等效值(数字输出)。

闪存型 ADC 用于模拟输入到数字数据的转换速度必须非常高的应用中。